삼성, 30% 트랜지스터 성능 향상과 50% 전력소모 절감 7nm EUV 기술 발표

삼성, 30% 트랜지스터 성능 향상과 50% 전력소모 절감 7nm EUV 기술 발표

0 1350

 
WccfTech은 목요일(미국시각) 삼성이 VLSI 심포지엄에서 30% 트랜지스터 성능 향상과 50% 전력소모 절감을 제공하는 7nm EUV 기술을 발표했다고 전했다.

삼성은 최초로 이 기술을 사용해 제조된 칩을 갤럭시 S10에 채용할 예정이다. EUV 혹은 extreme ultraviolet lithography로 불리는 이 기술은 EUV 광원을 채용하는 차세대 노광 기술이다.

ASML의 EUV 노광 장비는 삼성이 주장하는 것처럼 7nm 기술이 27nm 핀 피치와 54nm 게이트 피치를 제공해 현재까지 최소형 FinFET 트랜지스터를 만들 수 있고 이는 더 정확한 패터닝을 가능하게 한다.

이는 또한 10nm 스냅드래곤 845와 엑시노스 9810과 비교할 때 제조공정에서 40% 축소할 수 있게 한다. 제조공정에서 더 작게 축소하는 것은 EUV의 중요한 혜택일 뿐만 아니라 삼성은 70% 더 향상된 패턴 충실도도 제공한다고 말했다.

삼성은 193nm 파장과 비교할 때 13.5nm 파장은 단기간에 유리한 수율을 생산할 수 있을 뿐만 아니라 비용을 지속적으로 절감 할 수 있다고 주장한다. 즉, 전반적인 사이클 시간과 이에 수반되는 비용 절감이 가능하게 된다는 것이다. 193nm 파장을 사용한다면 삼성은 제조 단계에서 여러 단계와 노출을 거쳐야 할 것이다.

그러나 13.5nm 파장에서 EUV를 사용하면 함께 나타나는 접점과 금속층이 한번에 달성될 수 있다. 삼성에 따르면, 이를 달성하는 데 필요한 총 단계 수는 25% 감소할 것이라고 한다.

삼성은 7nm 플랫폼을 사용해 256Mb 고밀도 SRAM 테스트 칩을 생산할 수 있었고, 우수한 작동으로 50% 이상의 수율을 달성했다. 또한 쿼드 코어 CPU와 6 코어 GPU를 탑재한 7nm 애플리케이션 프로세서도 완벽하게 작동했다. 즉, 이 7nm EUV 기술은 20-30% 높은 트랜지스터 성능을 제공하고 30-50% 전력 절감을 제공한다는 것이다. 이는 작년에 열린 테크 컨퍼런스에서 삼성의 마지막 7nm EUV 테스트 결과에 비해 크게 개선된 것이다.

불행하게도 위험생산(7nm 위험 생산은 올해 말부터 시작 예정)에서 양산으로 전환하는 데 적어도 12개월이 걸릴 수 있다. 즉, 엑시노스 9820과 같은 삼성의 사내 칩이 7nm EUV에서 제조되지 않을 수도 있다는 것이다. 이는 향후 갤럭시 S10이 7nm FinFET EUV 기반 엑시노사 9820을 탑재하지 않을 수도 있음을 의미하지만 대신에 삼성의 8nm LPP 기술을 사용할 수 있다. 이 기술은 스냅드래곤 730 칩을 공식 출시할 때 퀄컴이 보증할 것으로 알려졌다.

실제로 삼성은 10nm FinFET 아키텍처의 퀄컴 칩셋도 8nm 공정까지 확장할 수 있다고 말했기 때문에 미국 회사 퀄컴은 앞에서 기술한 기술을 기반으로 많은 스냅드래곤 플랫폼을 도입할 가능성이 높다.

한편 TSMC는 다른 접근 방법을 염두에두고 있고, 현재 보유하고있는 리소그래피 도구로 7nm 기술을 보다 빠르게 구현할 수 있다. 이미 CLN7FF라고 불리는 제품이 양산 중에 있고, TSMC는 12개 이상의 고객을 보유하고 있으며 연말까지 모바일 애플리케이션 프로세서, 서버 CPU, 그래픽 프로세서 등 다양한 칩에 대한 50가지 이상의 디자인을 테이프아웃할 것으로 예상하고있다.

그러나 TSMC는 가능한 한 빨리 7nm 기술을 얻기 위해 축소 기능을 희생할 것이며, 이는 삼성으로 하여금 보다 진보된 리소그래피 도구를 사용함으로써 우위에 서게 만들 것이다. 그러나 단점은 삼성이 TSMC만큼 많은 고객을 끌어 들이지 못할 수도 있다는 것인데, 이들 고객은 또한 기록적인 시간 내에 제품을 출시할 수 있기 때문이다.

소스: WccfTech

의견없음

댓글 쓰기